00、考试范围与复习路线
这份资料根据 计算机组成与系统结构课程总结.pptx 整理，并参考了课堂录屏导出的 29 份截图型课件。后来目录下新增了 计组-运算方法与运算器.pptx、计组-存储系统.pptx、计组-指令系统.pptx、计组-中央处理器.pptx、计组-总线与输入输出系统.pptx、计组-流水线计算机设计技术.pptx、计组-并行处理技术.pptx、计组-多处理机.pptx 以及配套作业/测验题库，因此本资料也把这些新增专题和题型补进复习路线。
教材页码说明：本资料标注的页码默认指《计算机组成原理（微课版）第 2 版》书上印刷页码。若用 PDF 阅读器直接跳页，通常约等于“教材页码 + 13”。系统结构相关内容另标《计算机系统结构 第 2 版》页码，这本书 PDF 阅读器页码通常约等于“教材页码 + 11”。
一、考试形式和复习总方向
Section titled “一、考试形式和复习总方向”课程总结里给出的总评结构是：
| 项目 | 比例 |
|---|---|
| 平时成绩 | 35% |
| 实验成绩 | 15% |
| 期末考试 | 50% |
期末复习建议里最重要的几句话可以概括成：
- 重点复习课程目标 1、课程目标 2、课程目标 3。
- 结合教学课件和教材典型例题，掌握计算、分析、设计方法。
- 总结作业、测验、课堂练习中出现的问题。
- 先导基础不能丢：进制转换、真值和补码相互转换。
这说明这门课不是只背概念，考试很可能以：
基础概念 + 计算题 + 分析题 + 设计题组合出现。
二、课程目标 1：运算器和存储系统
Section titled “二、课程目标 1：运算器和存储系统”课程总结列出的课程目标 1 主要知识点有：
- 定点加减法运算。
- 定点乘法运算。
- 浮点加减法运算。
- 主存的组织及与 CPU 的连接。
- 并行主存系统。
- 高速缓冲存储器 Cache。
这部分的特点是：计算题多，步骤题多，容易因为位数、地址位、块号、标记字段写错而丢分。
建议复习顺序：
进制与补码→ 定点补码加减和溢出判断→ 定点乘法→ 浮点加减→ 主存芯片扩展与地址译码→ 并行主存性能→ Cache 地址划分和命中率其中课堂截图中前几周大量出现：
- 原码、反码、补码。
- 真值与机器数转换。
- 补码加减法。
- 浮点数规格化、对阶、尾数运算、舍入。
这说明先导基础不是“顺便看看”，而是后面定点、浮点运算题的入口。
教材对应页码：
| 知识点 | 教材页码 |
|---|---|
| 数的机器码、定点数、浮点数表示 | 第 18-29 页 |
| 定点加减法、溢出判断 | 第 57-61 页 |
| 定点乘法、阵列乘法器、补码阵列乘法器 | 第 66-72 页 |
| 浮点加减法 | 第 78-81 页 |
| 主存结构、RAM/ROM、主存与 CPU 连接 | 第 90-111 页 |
| 并行主存系统 | 第 111-114 页 |
| Cache 工作原理、地址映射、替换与写策略 | 第 114-130 页 |
三、课程目标 2：指令系统、CPU 数据通路和微程序
Section titled “三、课程目标 2：指令系统、CPU 数据通路和微程序”课程总结列出的课程目标 2 主要知识点有：
- 指令格式。
- 寻址方式。
- 指令格式分析设计。
- CPU 组成、指令周期及数据通路。
- 微程序控制器。
这部分常见考法有两类。
第一类是指令格式分析题：
给出指令字长、操作码字段、地址码字段、寻址方式字段→ 问可以表示多少条指令→ 问可寻址范围是多少→ 问通用寄存器数量是多少→ 问扩展操作码怎么设计第二类是数据通路和控制信号分析题：
给出 CPU 模型→ 分析 lw、sw、beq、addi、add、sub 等指令→ 写出每个节拍完成的数据传送→ 写出对应控制信号课堂截图中 4 月中下旬明显集中出现：
- 取指数据通路。
lw指令数据通路。sw指令数据通路。beq指令数据通路。addi、add、sub指令数据通路。- 多周期时序图。
- 微程序控制器、时序发生器、微命令字段。
所以这部分不能只背定义，必须会按图走数据流。
教材对应页码：
| 知识点 | 教材页码 |
|---|---|
| 指令格式、寻址方式、指令格式设计 | 第 149-162 页 |
| CPU 组成、指令周期 | 第 186-191 页 |
| 数据通路和指令操作流程 | 第 191-217 页 |
| 时序与控制 | 第 217-221 页 |
| 微程序控制器、微指令编码 | 第 228-239 页 |
四、课程目标 3：流水线、互连网络和并行计算
Section titled “四、课程目标 3：流水线、互连网络和并行计算”课程总结列出的课程目标 3 主要知识点有：
- 线性流水线性能分析。
- 非线性流水线调度。
- SIMD 互连网络。
- 静态网络。
- 动态网络。
- 程序划分和调度。
- 并行计算机模型。
这部分的共同特点是：公式题和过程题多。
要会：
- 画线性流水线时空图。
- 求吞吐率、加速比、效率。
- 根据预约表求延迟禁止表、冲突向量、状态转换图、最优调度。
- 写 Cube、PM2I、Shuffle、Butterfly 等互连函数。
- 根据静态网络结构计算并行执行时间。
- 区分 BSP 和 PRAM 模型计算时间公式。
课堂截图中 5 月以后大量出现系统结构教材页、流水线、互连网络、BSP/PRAM 相关内容，说明课程后半段也在考试范围内，不要只复习前面的计算机组成。
教材对应情况：
| 知识点 | 教材页码 |
|---|---|
| 线性流水线、时空图、流水线冲突和性能分析 | 组成原理教材第 254-280 页；系统结构教材第 76-88 页 |
| 非线性流水线、预约表、冲突向量、状态转换图 | 系统结构教材第 89-93 页 |
| SIMD、互连函数、静态网络、动态网络 | 系统结构教材第 115-144 页，其中互连函数第 122-123 页、静态网络第 126-129 页、动态网络第 132-142 页 |
| 程序划分、并行算法、并行计算机模型 | 系统结构教材第 187-201 页、第 203-230 页；BSP/PRAM 公式仍以课程 PPT 和课堂例题为准 |
五、最推荐的复习路线
Section titled “五、最推荐的复习路线”如果时间紧，按下面顺序复习：
第一轮：把能直接拿分的公式和模板背下来
Section titled “第一轮：把能直接拿分的公式和模板背下来”重点看：
- 补码加减与变形补码溢出判断。
- 浮点加减步骤。
- Cache 地址划分模板。
- 并行主存公式。
- 流水线性能公式。
- BSP/PRAM 公式。
这一轮目标不是深挖原理，而是保证看到题知道从哪里下手。
第二轮：练过程题
Section titled “第二轮：练过程题”重点练：
- 定点乘法位数和结果位数。
- 主存芯片扩展地址范围。
- Cache 映射题。
- 指令格式设计题。
- CPU 数据通路节拍分析。
- 微指令字段编码。
- 非线性流水线状态图。
这些题容易因为漏一步丢分，必须按固定步骤写。
第三轮：整理易错点
Section titled “第三轮：整理易错点”建议专门检查：
补码小数和补码整数的分隔符符号位是否参与运算浮点对阶方向Cache 是字编址还是字节编址主存容量单位是 bit 还是 Byte直接映射中的标记、行号、块内偏移位数扩展操作码是否给长码留下扩展标志流水线时间是否含装入时间非线性流水线延迟禁止表是否漏项六、文件使用建议
Section titled “六、文件使用建议”本文件夹中各资料建议这样看：
| 文件 | 用途 |
|---|---|
01、数制补码与定点浮点运算.md | 先导基础、定点加减、定点乘法、浮点加减 |
02、主存组织并行主存与Cache.md | 主存芯片扩展、地址译码、并行主存、Cache |
03、指令格式寻址方式与CPU数据通路.md | 指令系统、寻址、指令格式设计、数据通路 |
04、微程序控制器与微指令设计.md | 微程序控制器、微指令编码、入口地址形成 |
05、流水线与非线性流水线调度.md | 线性流水线性能、非线性流水线调度 |
06、互连网络与并行计算模型.md | SIMD、静态网络、动态网络、BSP/PRAM |
07、课堂截图高频主题索引.md | 按课堂截图整理的高频主题 |
08、公式与题型速查.md | 考前快速背诵版 |
09、总线与输入输出系统.md | 总线带宽、仲裁、中断、DMA |
10、多处理机与并行计算补充.md | 多处理机结构、Cache一致性、SISD/SIMD/MIMD、BSP/PRAM补充 |
七、总复习提醒
Section titled “七、总复习提醒”这门课最容易出现的问题不是“完全不会”，而是：
知道概念，但不会套步骤；知道公式，但变量含义混；会算一半，但地址位数、结果位数、符号位写错；看得懂图，但写不出每个节拍的数据通路。所以复习时不要只看结论，要特别训练“过程表达”。考试答题时，即使最终数值有小错，过程完整也更容易拿步骤分。