09、总线与输入输出系统
这一部分来自新增资料 计组-总线与输入输出系统.pptx 和 subject_作业四 中央处理器、总线及IO系统.xlsx。原来的复习资料主要覆盖 CPU、微程序和存储系统，但新增题库里总线带宽、中断、DMA 都出现了，所以这里单独补一章。
教材查阅：组成原理教材第 287-308 页可查总线系统；I/O、中断、DMA 相关内容以新增 PPT 和作业题为主。
一、总线基本概念
Section titled “一、总线基本概念”总线是计算机各功能部件之间传递信息的公共通路。和点对点连接相比，总线结构控制简单、成本低、扩展性好，但同一时刻通常只能由一个主设备占用总线，容易成为系统瓶颈。
总线通常包括：
数据总线：传送数据，通常双向地址总线：传送地址，通常 CPU 或主设备输出控制总线：传送读、写、请求、响应、时序等控制信号二、总线性能指标
Section titled “二、总线性能指标”总线常见性能指标有：
- 总线宽度：一次能传送多少位。
- 总线时钟频率：总线工作节拍。
- 总线传输周期：完成一次传输需要几个时钟周期。
- 总线带宽：单位时间能传送的数据量。
最常用公式：
若每个时钟周期传送一次数据：
如果每个时钟周期传送多次数据，例如 DDR 每周期传两次：
例题1：总线带宽
Section titled “例题1：总线带宽”某总线宽度为 位，时钟频率为 ，每个时钟周期传送两次数据，求最大带宽。
每周期传送数据量：
带宽：
所以：
答案：
三、总线仲裁
Section titled “三、总线仲裁”总线仲裁解决的问题是：多个主设备同时申请总线时，谁先使用总线。
新增 PPT 中重点列出三种方式。
| 仲裁方式 | 控制线数量 | 特点 |
|---|---|---|
| 链式查询 | 3 根：BS、BR、BG | 结构简单，优先级固定，对故障敏感 |
| 计数器定时查询 | 根 | 优先级可循环改变，速度中等 |
| 独立请求 | 请求线和授权线多 | 响应快，优先级灵活，硬件复杂 |
容易考选择题：
控制线最多：独立请求方式结构最简单：链式查询方式优先级容易固定：链式查询方式四、总线定时和传输方式
Section titled “四、总线定时和传输方式”总线定时是指通信双方如何知道传输开始、传输结束，以及怎样配合传送数据。
常见方式：
- 同步定时：用公共时钟统一控制。
- 异步定时：不用公共时钟，靠握手信号协调。
- 半同步定时：在同步基础上允许插入等待周期。
数据传送模式包括：
- 读操作。
- 写操作。
- 块传送或突发传送。
- 写后读、读修改写等复合操作。
突发传送适合连续传送一整块数据，例如 Cache 块或主存块，能减少地址和命令开销。
例题2：读取主存块时间
Section titled “例题2：读取主存块时间”某存储总线宽度为 位，总线时钟频率为 ，每次总线传输需要 个时钟周期，不支持突发传送。主存每次准备一个 数据需要 ，主存块大小为 ，求读取一个主存块需要的时间。
总线一次传送：
主存块大小：
需要传送次数：
每次准备数据 ，总线传送 ，一次传送约：
但第一次还要发送地址和读命令，需要 。所以总时间：
不同课件/题目可能把地址周期是否与第一次准备重叠处理为不同模型。作业题选项中常见答案为 ，按题干给出的固定节拍模型作答即可，考试时要以题目时序图为准。
五、I/O 接口
Section titled “五、I/O 接口”I/O 接口是总线和外设之间的物理、逻辑界面。
主要功能：
设备寻址数据缓冲命令控制状态检测格式转换中断/DMA请求I/O 接口通常包含：
- 数据缓冲寄存器。
- 状态寄存器。
- 命令寄存器。
- 控制逻辑。
六、I/O 编址方式
Section titled “六、I/O 编址方式”I/O 编址主要有两种。
1. 统一编址
Section titled “1. 统一编址”也叫内存映射 I/O。
特点：
外设寄存器和主存统一使用一个地址空间可以用访存指令访问外设会占用一部分主存地址空间2. 独立编址
Section titled “2. 独立编址”特点：
I/O 地址空间和主存地址空间分开需要专门的 I/O 指令不占用主存地址空间七、数据传输控制方式
Section titled “七、数据传输控制方式”新增 PPT 中列出的方式：
程序查询方式程序中断方式直接内存访问 DMA通道方式外围处理机方式考试最常考前三种。
八、程序查询方式
Section titled “八、程序查询方式”程序查询方式也叫轮询方式。CPU 不断检查设备状态，设备就绪后才进行数据传送。
优点：
硬件简单控制过程直观缺点：
CPU 一直等待或反复查询高速设备下 CPU 占用率很高九、程序中断方式
Section titled “九、程序中断方式”中断方式下，CPU 启动设备后继续执行其他程序，设备准备好后主动向 CPU 发出中断请求。
基本流程：
设备发出中断请求CPU 在合适时机响应中断关中断，保存断点识别中断源转入中断服务程序保护现场执行中断服务恢复现场开中断中断返回注意：
保存断点通常由硬件完成保护/恢复通用寄存器现场通常由软件完成十、中断优先级和屏蔽
Section titled “十、中断优先级和屏蔽”新增 PPT 和题库都强调：响应优先级和处理优先级不是一回事。
- 响应优先级：多个中断同时请求时，硬件先响应谁。
- 处理优先级：进入某个中断服务程序后，允许谁打断当前服务。
中断屏蔽字可以改变处理优先级，但不一定改变硬件固定的响应优先级。
常见判断：
单重中断：中断服务期间关中断，不允许嵌套多重中断：高优先级中断可以打断低优先级中断恢复现场通常处于关中断状态十一、DMA 方式
Section titled “十一、DMA 方式”DMA 是 Direct Memory Access，直接存储器访问。
核心思想：
外设和主存之间直接成批传送数据传送过程主要由 DMA 控制器控制CPU 只在开始和结束时参与DMA 数据传输通路：
设备接口 ↔ 主存这也是作业四选择题的高频点。
DMA 基本阶段：
准备阶段：CPU 设置主存地址、设备地址、传送方向、传送字数传送阶段：DMA 控制器控制总线完成数据传输结束阶段：DMA 发中断通知 CPU十二、DMA 与中断的区别
Section titled “十二、DMA 与中断的区别”| 对比项 | 程序中断方式 | DMA 方式 |
|---|---|---|
| 数据传送 | CPU 执行程序传送 | DMA 控制器硬件传送 |
| 适合对象 | 中低速设备 | 高速、成批数据设备 |
| CPU 参与 | 每次或每批都要进入服务程序 | 主要在开始和结束参与 |
| 响应时机 | 通常在两条指令之间 | 可在存储周期之间或挪用存储周期 |
| 数据通路 | 设备到 CPU 再到主存，或经 CPU 控制 | 设备接口和主存之间 |
十三、本章高频考法
Section titled “十三、本章高频考法”1. 总线带宽
Section titled “1. 总线带宽”看清：
总线宽度是 bit 还是 Byte每周期传几次是否突发传送频率单位是 MHz 还是 GHz2. 仲裁方式
Section titled “2. 仲裁方式”记住：
链式查询：3 根控制线，简单但优先级固定计数器定时查询：2 + log2 n 根控制线独立请求：控制线最多，速度快，硬件复杂容易考：
中断流程响应优先级和处理优先级区别中断屏蔽字作用单重/多重中断区别4. DMA
Section titled “4. DMA”容易考：
DMA 数据通路是设备接口和主存之间DMA 传送阶段 CPU 不直接搬数据DMA 结束后通常用中断通知 CPU